MT6985天璣 9200 旗艦移動平臺擁有專業(yè)級影像、沉浸式游戲和先進移動顯示技術，以及更快捷、覆蓋更廣的 5G 和 支持 Wi-Fi 7 連接，具有高性能、高能效、低功耗表現(xiàn)。率先采用 Armv9 性能核，全部支持純 64 位應用，開啟高能效架構設計的新篇章。
MT6985天璣9200基于臺積電第二代 4nm 制程打造，搭載新一代8核旗艦CPU和新一代 11 核 GPU Immortalis-G715，Cortex-X3超大核主頻高達3.05GHz，性能核心全部支持純 64位 應用，GPU支持移動端的硬件光線追蹤和可變速率渲染技術。另外，天璣 9200 支持 8533Mbps LPDDR5X 內存和 8 通道 UFS4.0閃存。
顯示上，可適配廣泛的屏幕設計，支持 Full HD+分辨率 240Hz 刷新率顯示屏和 WQHD 分辨率 144Hz 刷新率顯示屏。最高可支持 3.2 億像素攝像頭。
MT6985 集成的突出功能：
- 1 個 Arm? Makalu-ELP 內核，工作頻率 > 2.85 GHz
- 3 個 Arm? Makalu 內核，工作頻率 > 2.4 GHz
- 4 個 Arm? Klein 內核，工作頻率為 1.8 GHz
- LPDDR5/LPDDR5X 高達 24 GB（4 通道，16 位數(shù)據(jù)總線寬度）
- 內存時鐘高達 LPDDR5-6400/LPDDR5X-8533
- LTE cat-19 4x4 MIMO
- NR Sub6 4CC，300 MHz BW
- 分辨率高達 QHD+（1,440 x 3,360）
- OpenGL ES 3.2/Vulkan1.2 3D 圖形加速器
- ISP 支持 80 MP@30 fps。
- AV1 8K@30 fps 解碼器
- HEVC 8K@30 fps 解碼器
- HEVC 8K@30 fps 編碼器
- 語音編解碼器（FR、HR、EFR、AMR FR、AMR HR 以及寬帶 AMR 和 EVS_WB）
MT6985平臺功能
- 通用
- 智能手機，2 個 MCU 子系統(tǒng)架構
- 支持 UFS 啟動
- 支持 LPDDR5/LPDDR5X
- AP MCU 子系統(tǒng)
- 1 個 Arm? > 2.85 GHz Makalu-ELP 內核，帶 64 KB L1 I 緩存、64 KB L1 D 緩存和 1 MB L2 緩存
- 3 個 Arm? > 2.4 GHz Makalu 內核，每個內核有 64 KB L1 I 高速緩存、64 KB L1 D 高速緩存和 512 KB L2 高速緩存
- 4 個 Arm? 1.8 GHz Klein 內核，每個內核有 64 KB L1 I 高速緩存、64 KB L1 D 高速緩存和 256 KB L2 高速緩存（2 個 Klein 內核共享 512 KB L2 高速緩存。）
- 共享 8 MB L3 高速緩存
- NEON 多媒體處理引擎，支持 SIMDv2/VFPv4 ISA
- DVFS 技術，Makalu-ELP 內核的工作電壓為 0.65V 至 1.05V，Makalu 內核和 Klein 內核的工作電壓為 0.55V 至 1.05V。
- 用于 CV 和 NN 的聯(lián)發(fā)科技視覺處理器單元 (MVPU)
- 最高性能： Fix8：高達 2.6 TOPS；Fix16：高達 0.65 TOPS；FP16：高達 0.65 TOPS；FP32：高達 0.16 TOPS
- C、OpenCL 和 Halide 編程語言
- 用于自動歸檔和融合的高級軟件框架
- 增強的 CV/NN 算法數(shù)據(jù)共享功能
- 用于特殊運算的本地超越函數(shù)
- 支持高精度要求應用的矢量 FPU
- 512 KB 本地內存（L1 內存）
- 聯(lián)發(fā)科技深度學習加速器（MDLA）可 支持高性能、高能效的 NN 應用 和高能效
- 最高性能：8(A) x 8(W) 20.8 TOPS、16(A) x 8(W) 10.4 TOPS，16(A) x 16(W) 5.2 TOPS、
FP16/BF16 5.2 TOPS
- 同步流水線硬件功能塊 (卷積/作用/池積/ewe/線性)
- 支持稀疏感知卷積，以跳過 多余的 MAC 周期
- 增強層融合，進一步降低 DRAM/TCM 內存帶寬
- 支持 Android NN 非對稱量化數(shù)據(jù) 格式
- 支持壓縮激活和權重，以 減少 DRAM BW
- 具有高能效的高質量人工智能視頻
- APU 內存子系統(tǒng)
- 二級數(shù)據(jù)內存 基于場景的分配 政策，最多 8 MB
- eDMA 可減少數(shù)據(jù)傳輸?shù)念~外時間
- MD MCU 子系統(tǒng)
- 高性能多核多線程 處理器架構
- 高性能 AXI 總線接口
- 通用 DMA 引擎和專用 DMA 通道用于外設數(shù)據(jù)傳輸
- 用于時鐘門控的電源管理
- MD 外部接口
- 雙 SIM/USIM 接口
- 與射頻和無線電相關外設（天線調諧器、PA 等）的接口引腳
- 安全性
- Arm? TrustZone? 安全性
- 外部存儲器接口
- LPDDR5/LPDDR5X 高達 24 GB（4 通道，16 位數(shù)據(jù)總線寬度）
- 內存時鐘高達 LPDDR5-6400/LPDDR5X-8533
- 自刷新/部分自刷新模式
- 低功耗運行
- 內存控制器 I/O 焊盤的可編程壓擺率
- 雙通道存儲器件
- 高級帶寬仲裁控制
- 外設
- 1 個 USB 端口，帶 USB 3.0 主機/設備模式或 USB2.0 OTG 模式；1 個端口，帶 USB2.0 OTG 模式
- UFS 4.0 2 通道
- 4 個 UART，用于調試和應用
- 8 個用于外部設備的 SPI 主端口，其中一個支持 QSPI。
- 9 個 I2Cs/5 個 I3Cs，用于控制外圍設備，例如 CMOS 圖像傳感器、LCM 或 FM 接收模塊
- 最大 4 個 PWM 通道（取決于系統(tǒng) 4 個 PWM 通道（取決于系統(tǒng)配置和 I/O 使用情況）
- GPIO
- 1 組存儲卡控制器，支持 SDIO 3.0 協(xié)議
- 運行條件
- 核心電壓：0.55~0.825V
- 輸入/輸出電壓：1.8V
- LCM 接口 1.8V
- 時鐘源： 26 MHz、32.768 kHz
- 封裝
- 類型： HBPOP HBPOP
- 14.5 毫米 x 14 毫米
- 高度 最大 0.68 毫米（頂部無 DRAM）
- 球數(shù) 1283 個球
- 球間距：0.35 毫米
標簽: MTK5G方案 MTK聯(lián)發(fā)科平臺方案